Четырехфазная логика - Four-phase logic
Четырехфазная логика - это тип и методология проектирования динамической логики . Это позволило инженерам-неспециалистам разрабатывать довольно сложные ИС , используя процессы PMOS или NMOS . Он использует своего рода 4-фазный тактовый сигнал .
История
РК «Боб» Бухер, инженер Autonetics , изобрел четырехфазную логику и сообщил об этой идее Фрэнку Ванлассу из Fairchild Semiconductor ; Ванласс продвигал эту логическую форму в подразделении General Instrument Microelectronics. Бухер сделал первый рабочий четырехфазный чип, интегратор Autonetics DDA , в феврале 1966 года; Позже он разработал несколько микросхем для бортового компьютера Autonetics D200 и построил его, используя эту технику.
В апреле 1967 года Джоэл Карп и Элизабет де Атли опубликовали статью «Используйте четырехфазную логику MOS IC» в журнале Electronic Design . В том же году Коэн, Рубинштейн и Ванласс опубликовали «Четырехфазные тактовые системы MTOS». Ванласс был директором по исследованиям и разработкам в подразделении General Instrument Microelectronics в Нью-Йорке с тех пор, как покинул Fairchild Semiconductor в 1964 году.
Ли Бойсел , ученик Ванласса и разработчик в Fairchild Semiconductor , а затем основатель Four-Phase Systems , в октябре 1967 года на встрече International Electron Devices выступил с докладом о «последних новостях» о четырехфазном 8-битном сумматоре. Дж. Л. Сили, менеджер отдела МОП-операций в General Instrument Microelectronics Division, также писал о четырехфазной логике в конце 1967 года.
В 1968 году Boysel опубликовал статью «Adder на чипе: LSI помогает снизить стоимость малого Machine» в Electronics журнале; В этом году также появляются четырехэтапные бумаги от YT Yen. Вскоре последовали и другие документы.
Бойсел вспоминает, что четырехфазная динамическая логика позволила ему достичь 10-кратной плотности упаковки, 10-кратной скорости и 1/10 мощности по сравнению с другими методами MOS, которые использовались в то время ( логика PMOS с насыщенной нагрузкой с металлическим затвором ), используя MOS-процесс первого поколения в Fairchild.
Структура
В основном существует два типа логических вентилей - вентиль «1» и вентиль «3». Они отличаются только фазами тактового генератора, используемыми для их управления. У ворот может быть любая логическая функция; таким образом, потенциально все ворота имеют индивидуальную планировку. Пример 2-входного затвора NAND 1 и затвора инвертора 3 вместе с их фазами синхронизации (в примере используются транзисторы NMOS) показаны ниже:
Часы ϕ1 и ϕ3 не должны перекрываться, как и часы ϕ2 и ϕ4. С учетом затвора 1, в течение максимального времени тактового сигнала ϕ1 (также известного как время предварительной зарядки ) на выходе C происходит предварительная зарядка до V (ϕ1) −V th , где V th представляет собой пороговое значение транзистора предварительной зарядки. В течение следующей четверти тактового цикла (время выборки ), когда ϕ1 низкий, а ϕ2 высокий, C либо остается на высоком уровне (если A или B низкие), либо C разряжается на низком уровне (если A и B высокие).
Входы A и B должны быть стабильными в течение этого времени выборки. Выход C становится действительным в течение этого времени - и поэтому выход с 1 вентилем не может управлять входами с 1 вентилем. Следовательно, 1 ворота должны кормить 3 ворот, а они, в свою очередь, должны кормить 1 ворота.
Еще одна полезная вещь - 2 и 4 ворот. Два затвора предварительно заряжаются на ϕ1, а отсчеты на ϕ3:
и 4 затвора с предварительной зарядкой на ϕ3 и выборки на ϕ1.
Правила соединения ворот следующие: 1 ворота могут управлять 2 воротами и / или 3 воротами; 2 ворот могут управлять только 3 воротами, 3 ворот могут управлять 4 воротами и / или 1 воротами, 4 ворот могут управлять только 1 воротами:
использование
Четырехфазная логика работает хорошо; в частности, нет никаких опасностей гонки, потому что каждый элемент комбинационной логики включает регистр. Стоит отметить, что разводка не требует подключения каких-либо блоков питания - только линии тактовой частоты. Кроме того, поскольку метод проектирования является безразмерным (см. Статическую логику ), во многих конструкциях можно использовать транзисторы минимального размера.
Есть некоторые сложности:
- Выход затвора динамический. Это означает, что его состояние поддерживается емкостью на выходе затвора. Но выходная дорожка может пересекать линии тактовых импульсов и другие выходы затвора, каждый из которых может изменять заряд конденсатора. Чтобы выходное напряжение затвора оставалось на каком-то безопасном уровне 0 или 1 в течение цикла, необходимо рассчитать величину изменения и, при необходимости, добавить дополнительную (диффузионную) емкость к выходному узлу.
- Для заданного напряжения питания, процесса и тактовой частоты разработчик должен выполнить некоторые расчеты, чтобы инженеры по компоновке могли, в свою очередь, выполнить свои расчеты для определения «нарастающей» емкости, необходимой для каждого затвора. Для затвора с большой емкостной нагрузкой могут потребоваться входные транзисторы больше минимума (чтобы нагрузка могла быть разряжена вовремя). Это, в свою очередь, увеличивает нагрузку на ворота, управляя входами этих ворот. Таким образом, может случиться так, особенно в высокочастотных конструкциях, что размер ворот будет продолжать увеличиваться, если заданная скорость слишком агрессивна.
Эволюция
С появлением CMOS транзистор предварительной зарядки может быть изменен, чтобы быть дополнением к типу логического транзистора, что позволяет выходу затвора быстро заряжаться вплоть до высокого уровня линии синхронизации, тем самым улучшая скорость, размах сигнала , потребляемая мощность и запас шума. Этот прием используется в логике домино .