1Т-СРАМ -1T-SRAM

1T-SRAM — это технология псевдостатической оперативной памяти (PSRAM), представленная MoSys, Inc. , которая предлагает альтернативу высокой плотности традиционной статической оперативной памяти (SRAM) во встроенных приложениях памяти. Mosys использует однотранзисторную ячейку хранения (битовую ячейку), подобную динамической памяти с произвольным доступом (DRAM), но окружает битовую ячейку схемой управления, которая делает память функционально эквивалентной SRAM (контроллер скрывает все операции, специфичные для DRAM, такие как предварительная зарядка). и обновить). 1T-SRAM (и PSRAM в целом) имеет стандартный однотактный интерфейс SRAM и воспринимается окружающей логикой так же, как SRAM.

Благодаря однотранзисторной битовой ячейке 1T-SRAM меньше обычной (шеститранзисторной или «6T») SRAM и ближе по размеру и плотности к встроенной DRAM ( eDRAM ). В то же время 1T-SRAM имеет производительность, сравнимую с SRAM при многомегабитной плотности, потребляет меньше энергии, чем eDRAM, и изготавливается по стандартной логике CMOS , как и обычная SRAM.

MoSys продает 1T-SRAM как физический IP -адрес для встроенного (на кристалле) использования в приложениях System-on-a-Chip (SOC). Он доступен для различных литейных процессов, включая Chartered, SMIC, TSMC и UMC. Некоторые инженеры используют термины 1T-SRAM и «встроенная DRAM» как синонимы, поскольку некоторые литейные заводы предоставляют 1T-SRAM MoSys как «eDRAM». Однако другие производители предлагают 1T-SRAM в качестве отдельного предложения.

Технологии

1T SRAM представляет собой массив небольших банков (обычно 128 строк × 256 бит/строка, всего 32 килобита ), связанных с кэш-памятью SRAM размером с банк и интеллектуальным контроллером. Несмотря на неэффективное использование пространства по сравнению с обычной DRAM, короткие строки слов обеспечивают гораздо более высокие скорости, поэтому массив может выполнять полный смысл и предварительную зарядку (цикл RAS) при каждом доступе, обеспечивая высокоскоростной произвольный доступ. Каждый доступ относится к одному банку, что позволяет одновременно обновлять неиспользуемые банки. Кроме того, каждая строка, считанная из активного банка, копируется в кэш SRAM размером с банк . В случае повторных обращений к одному банку, что не дает времени на циклы обновления, есть два варианта: либо все обращения к разным строкам, и в этом случае все строки будут обновляться автоматически, либо к некоторым строкам обращаются повторно. В последнем случае кэш предоставляет данные и дает время для обновления неиспользуемой строки активного банка.

Было четыре поколения 1T-SRAM:

Оригинальный 1T-SRAM

Примерно половина размера 6T-SRAM, меньше половины мощности.

1Т-СРАМ-М

Вариант с более низким энергопотреблением в режиме ожидания для таких приложений, как мобильные телефоны.

1Т-СРАМ-Р

Включает ECC для снижения частоты программных ошибок . Чтобы избежать штрафа за площадь, он использует меньшие битовые ячейки, которые по своей природе имеют более высокую частоту ошибок, но ECC более чем компенсирует это.

1T-SRAM-Q

В этой версии с «четырехъядерной плотностью» используется несколько нестандартный производственный процесс для производства свернутого конденсатора меньшего размера, что позволяет снова вдвое уменьшить размер памяти по сравнению с 1T-SRAM-R. Это немного увеличивает затраты на производство пластин, но не мешает изготовлению логических транзисторов, как это происходит с обычной конструкцией конденсаторов DRAM.

Сравнение с другими технологиями встроенной памяти

1T-SRAM имеет скорость, сравнимую с 6T-SRAM (при многомегабитной плотности). Это значительно более высокая скорость, чем у eDRAM, а вариант «четырехплотности» лишь немного больше (заявлено 10–15%). В большинстве литейных процессов проекты с eDRAM требуют дополнительных (и дорогостоящих) масок и этапов обработки, что компенсирует стоимость более крупного кристалла 1T-SRAM. Кроме того, некоторые из этих шагов требуют очень высоких температур и должны выполняться после формирования логических транзисторов, что может привести к их повреждению.

1T-SRAM также доступен в форме устройства (ИС). Nintendo GameCube была первой игровой системой, в которой 1T-SRAM использовалась в качестве основной (основной) памяти ; GameCube имеет несколько выделенных устройств 1T-SRAM. 1T-SRAM также используется в преемнике GameCube, консоли Nintendo Wii .

Обратите внимание, что это не то же самое, что 1T DRAM , которая представляет собой «безконденсаторную» ячейку DRAM, построенную с использованием конденсатора паразитного канала транзисторов SOI , а не дискретного конденсатора.

MoSys заявляет следующие размеры массивов 1T-SRAM:

Смотрите также

В патенте США 7 146 454 «Скрытие обновления в архитектуре 1T-SRAM»* (от Cypress Semiconductor ) описана аналогичная система для сокрытия обновления DRAM с использованием кэш-памяти SRAM.

использованная литература

• Гласковски, Питер Н. (13 сентября 1999 г.). «MoSys объясняет технологию 1T-SRAM: уникальная архитектура скрывает обновления, заставляет DRAM работать как SRAM» (PDF) . Отчет микропроцессора . 13 (12) . Проверено 6 октября 2007 г. .
• Джонс, Марк-Эрик (14 октября 2003 г.). 1T-SRAM-Q: технология Quad-Density ограничивает растущие требования к памяти (PDF) (отчет). МоСис, Инк . Проверено 6 октября 2007 г. .
• Домашняя страница MoSys
• В патенте США 6 256 248 показан массив DRAM, лежащий в основе 1T-SRAM.
• В патенте США 6 487 135 используется термин «1T DRAM» для описания внутреннего устройства 1T-SRAM.
• Молодежь, Техфор (16 декабря 2002 г.). «Макросы 1-T SRAM предварительно настроены для быстрой интеграции в конструкции SoC» . Архивировано из оригинала 20 июля 2019 г. Проверено 21 августа 2020 г. .
• Катальдо, Энтони (16 декабря 2002 г.). «NEC, Mosys раздвигают границы встроенной DRAM» . ЕЕ Таймс . ISSN  0192-1541 . Проверено 6 октября 2007 г. .