Изготовление вафель - Wafer fabrication

Упрощенная иллюстрация процесса изготовления КМОП-инвертора на подложке p-типа в полупроводниковом микротехнологии. Каждый этап травления подробно описан на следующем изображении. Примечание. Контакты затвора, истока и стока обычно не находятся в одной плоскости в реальных устройствах, и диаграмма не в масштабе.

Изготовление пластины - это процедура, состоящая из множества повторяющихся последовательных процессов для создания полных электрических или фотонных схем на полупроводниковых пластинах . Примеры включают производство усилителей радиочастоты ( RF ), светодиодов , оптических компьютерных компонентов и микропроцессоров для компьютеров . Изготовление пластин используется для создания компонентов с необходимыми электрическими структурами.

Основной процесс начинается с того, что инженеры-электрики разрабатывают схему и определяют ее функции, а также определяют необходимые сигналы, входы / выходы и напряжения . Эти спецификации электрических схем вводятся в программное обеспечение для проектирования электрических схем, такое как SPICE , а затем импортируются в программы компоновки схем, которые аналогичны программам, используемым для автоматизированного проектирования . Это необходимо для определения слоев для изготовления фотошаблона . Разрешающая способность схем быстро увеличивается с каждым этапом проектирования, поскольку масштаб схем в начале процесса проектирования уже измеряется в долях микрометров. Таким образом, каждый шаг увеличивает плотность схемы для данной области.

Кремниевые пластины изначально чистые. В чистых помещениях схемы построены слоями . Сначала образцы фоторезиста с микрометровыми деталями фотомаскируются на поверхность пластин. Затем пластины подвергаются воздействию коротковолнового ультрафиолетового света, и таким образом неэкспонированные участки протравливаются и очищаются . Горячие химические пары будут депонированы на желаемых зоны и запекают в высокой теплоте , которое пронизывают пары в желаемых зоны. В некоторых случаях ионы, такие как O 2 + или O + , имплантируются по точным схемам и на определенной глубине с использованием источников ионов, управляемых радиочастотами.

Эти шаги часто повторяются много сотен раз, в зависимости от сложности желаемой схемы и ее соединений.

Новые процессы для выполнения каждого из этих шагов с лучшим разрешением и улучшенными способами появляются каждый год в результате постоянно меняющихся технологий в индустрии производства пластин. Новые технологии приводят к более плотной упаковке мельчайших элементов поверхности, таких как транзисторы и микро-электромеханические системы (MEMS). Эта повышенная плотность продолжает тенденцию, которую часто называют законом Мура .

FAB является общим термином для которых выполняются эти процессы. Часто фабрика принадлежит компании, которая продает чипы, например AMD , Intel , Texas Instruments или Freescale . Литейный является ФАБОМ , на котором полупроводниковые чипы или вафли изготавливаются на заказ для сторонних компаний , которые продают чип, такие как фабрики принадлежащих Taiwan Semiconductor Manufacturing Company (TSMC), United Microelectronics Corporation (UMC), GlobalFoundries и Semiconductor Manufacturing International Corporation (СМИК).

В 2013 году стоимость строительства завода по производству полупроводниковых пластин нового поколения превысила 10 миллиардов долларов.

Рынок WFE

Называемый соответственно рынком оборудования для производства полупроводниковых пластин или рынком переднего конца (оборудования) для полупроводниковых пластин, в обоих случаях используется аббревиатура WFE, рынок - это рынок производителей оборудования, которые, в свою очередь, производят полупроводники. Ссылка apexresearch в 2020 году определила Applied Materials , ASML , KLA-Tencor , Lam Research , TEL и Dainippon Screen Manufacturing в качестве участников рынка, в то время как отчет electronicsweekly.com за 2019 год со ссылкой на президента The Information Network Роберта Кастеллано сосредоточился на соответствующих долях рынка, которыми управляет два лидера - Applied Materials и ASML.

использованная литература